近日，北京科技大學張躍院士、張錚教授、張先坤教授團隊提出了一種基于二硫化鉬（MoS?）雙柵晶體管（DGFET）的可重構邏輯單元，成功實現了可級聯、可擴展的可重構電路，在二維可重構晶體管邏輯領域取得重要進展。該成果以Scalable Reconfigurable Circuits with Double-Gate MoS? Transistors為題，發表于《ACS Nano》期刊，小型臺式無掩膜直寫光刻系統-MicroWriter ML3憑借高精度、高穩定、高效率等優勢，在器件的大規模陣列加工中發揮了關鍵作用。

【正文】

隨著無線通信、人工智能和物聯網技術的快速發展，電子系統需要處理日益多樣化和復雜的計算任務。可重構電路能夠根據任務需求動態調整硬件配置，因其高靈活性和系統適應性而成為研究熱點。然而，傳統硅基可重構電路通常在大的電路模塊層面進行重構，需要大量的冗余邏輯和互連資源，顯著增加了設計復雜度和硬件開銷。將可重構能力延伸至器件級別，即在運行過程中動態切換單個器件的邏輯功能，成為簡化電路設計的前沿方向。

二維過渡金屬硫族化合物（TMDCs），特別是WSe?和MoTe?，憑借其優異的柵極可調性在可重構器件領域備受關注。然而，當前研究大多聚焦于2-8個FET組成的單元電路功能展示，卻忽略了一個關鍵問題——可擴展性：這些單元無法進一步級聯為更大規模的電路，核心原因在于輸入和輸出電壓不在同一范圍內（失配），前級輸出無法直接作為后級輸入。此外，可重構晶體管的控制維度主要依賴柵極數量的堆疊，帶來可靠性問題和制造復雜度的顯著增加，不利于器件的規模化制備。

在此背景下，北科大團隊提出了一種由兩個MoS?垂直雙柵晶體管（DGFET）組成的可重構邏輯單元，本質上是一個基于偽NMOS架構的雙柵反相器。該設計利用雙柵調節與反相器的電阻分壓機制，僅用n型溝道便實現了NAND/NOR和IMP/RNIMP四種不同邏輯功能，同時保持了輸入輸出電壓范圍的良好匹配。

研究團隊進一步制備了10×10可重構邏輯單元陣列，并對其電學性能和邏輯功能進行了統計分析。得益于MoS?薄膜的高均勻性和薄膜轉移的高完整性，器件良率達到了96%，這也是目前二維可重構晶體管邏輯領域報道的最大規模陣列。通過級聯這些基本單元，團隊進一步實現了XOR/XNOR和AND/OR等基本邏輯門，并在級聯電路層面實現了半減器與比較器的實時切換功能，充分展示了該單元的級聯潛力。

本工作中，MoS?雙柵晶體管及可重構邏輯單元陣列的加工采用了小型臺式無掩膜直寫光刻系統-MicroWriter ML3。除接觸電極外，所有圖形光刻均通過MicroWriter ML3完成。MicroWriter ML3的高穩定性（良好的加工重現性，保障10×10陣列的一致性）、高精度（最高0.4微米的加工精度，滿足納米級器件對準需求）以及高效率（加工速度最高可達180 mm2/min）等技術優勢，為該研究中的大規模陣列制備提供了可靠的工藝支撐，助力團隊驗證了可重構晶體管規模化集成的可行性。

小型臺式無掩膜直寫光刻系統- MicroWriter ML3

【精彩圖文展示】

a） MoS?雙柵晶體管（DGFET）的制備工藝與器件結構示意圖。從下柵極制備、HfO?介質層沉積、MoS?轉移與刻蝕，到Sb?O?種子層輔助頂柵介質與頂柵電極沉積，完整展示了雙柵器件的加工流程。

b） DGFET陣列的光學照片與顯微鏡圖像。插圖展示單個MoS? DGFET的高倍光學圖像，陣列整齊排列，體現了加工工藝的高一致性。

c） 器件接觸與溝道界面處的截面TEM與EDS圖像。清晰展示了各層結構，每層厚度與設計基本一致，驗證了器件制備的質量。

d） 不同頂柵電壓（Vtg）下DGFET的轉移特性曲線（Ids-Vbg）。隨Vtg增大，閾值電壓左移，載流子濃度提升。虛線框標注了四種輸入狀態組合(0,0)、(0,1)、(1,0)和(1,1)對應的電流值。

e） 不同頂柵電壓下DGFET的輸出特性曲線（Ids-Vds）。展示了器件在不同柵壓調節下的線性區與飽和區行為。

a） 可重構邏輯功能單元結構圖及四種可重構邏輯功能（NAND、NOR、IMP、RNIMP）示意圖。負載FET保留柵漏短接配置，通過獨立柵極電壓調節負載電阻實現邏輯功能切換。

b） 負載FET與驅動FET在四種輸入狀態組合下的電導對比。柱狀圖為驅動FET電導，淺藍色平面為負載FET電導，直觀展示了電阻分壓決定邏輯輸出的機制。

c） 四種邏輯功能在Vdd=3V下的輸出電壓動態響應。各狀態電壓損失均低于10%，實現了近全擺幅輸出。

a） 10×10可重構邏輯單元陣列的光學顯微鏡圖像。上方為負載FET（W/L=10/3），下方為驅動FET（W/L=4/8），陣列規模為目前該領域最大。

b） 96個驅動FET的轉移特性曲線（Vds=1V）。紅色和藍色曲線分別表示頂柵介質層封裝前后的底柵測試結果，表現出優異的電學均勻性。

c） 閾值電壓（Vth）、遷移率（μ）和亞閾值擺幅（SS）的統計分布。平均Vth為2.16V，平均遷移率為27.51 cm2V?1s?1，平均SS為94.57 mV/dec，體現了陣列的高一致性。

d） 偽NMOS反相器在介質層封裝前（紅）后（藍）的靜態電壓傳輸特性。中點電壓（Vm）發生左移，與介質層對器件閾值的調節及環境屏蔽效應有關。

e） 80個驅動DGFET在四種輸入狀態組合下的平均輸出電流統計。四種輸入狀態呈現一致的變化趨勢，兩個中間態電流差異控制在約1個數量級以內。

f） 陣列在不同輸入組合下的輸出電壓統計（8×8陣列格式）。黑白像素塊直觀展示了不同狀態下的電壓損失與均勻性。

g） 各邏輯功能輸出相對誤差的直方圖。NAND和NOR功能的噪聲主要集中在(0,1)和(1,0)輸入組合，為后續晶體管參數優化提供了明確方向。

a） 級聯電路的光學顯微鏡圖像，標注了各端子位置。紅色虛線框內為三單元級聯電路（實現XOR/XNOR），藍色虛線框內為兩單元級聯電路（實現AND/OR）。

b） 三單元可重構級聯電路的原理圖與輸出電壓響應。Vc1="0"、Vc2="1"時實現XOR功能；Vc1="1"、Vc2="0"時實現XNOR功能。相比傳統級聯架構，晶體管消耗減少近一半。

c） 兩單元級聯電路的輸出電壓響應。后一單元作為反相器翻轉前級輸出，實現AND（Vc2="1"）和OR（Vc2="0"）功能，級聯校正補償了輸出電壓損失。

d） 組合電路在另一種端子配置下的原理圖與輸入/輸出波形。該電路可實現半減器與比較器的實時重構切換：差值位（Diff）由XOR實現，借位位（Borrow）由RIMP邏輯實現；比較器功能通過XNOR判斷相等、RIMP邏輯判斷大小關系實現。

【結論】

該研究通過雙柵調節與反相器電阻分壓機制相結合，提出了一種基于MoS? DGFET的可重構邏輯單元，僅用n型溝道便實現了四種不同邏輯功能，并保持了輸入輸出電壓范圍的良好匹配。團隊進一步制備了10×10可重構單元陣列（超過60%的單元實現了完整功能），是目前二維可重構晶體管邏輯領域報道的最大陣列規模。通過級聯基本單元，團隊擴展實現了XOR/XNOR、AND/OR等基本邏輯門，并在級聯電路層面實現了半減器與比較器的可重構切換。該工作為可重構晶體管的規模化集成提供了一條可行且實用的技術路徑。MicroWriter ML3 憑借其優異的加工性能，持續為張躍院士團隊助力，也成為了新型半導體器件微納加工的核心加工設備，其在高精度、高穩定性、高適配性上的表現，更為微電子領域的前沿研究提供了重要支撐。

【高水平成果背后：DMO與北科大深度協作】

本成果的落地，不僅體現了設備超卓的技術性能，更彰顯了英國Durham Magneto Optics（DMO）公司與國內用戶始終緊密合作的關系。2026年5月，DMO公司創始人、英國科學院院士Russell Cowburn教授親赴北京科技大學回訪張躍院士課題組。訪問期間，Cowburn教授在課題組做了專題報告，針對MicroWriter ML3設備的使用情況進行了詳細回復與操作指導，就研究人員在實際工藝中遇到的問題提供了專業技術建議。此次回訪加深了雙方的技術溝通，也為課題組更高效地發揮設備性能提供了有力保障。

圖中右二為Prof. Russell Cowburn 聽取課題組負責人介紹設備使用情況

DMO公司始終堅持"以客戶為中心"服務理念，針對國內高校、科研院所建立常態化技術回訪、現場指導機制，從設備裝機調試、工藝開發到長期運維提供全周期支撐。制造商與科研團隊的雙向技術交流，既持續迭代優化 MicroWriter ML3 設備適配二維材料、范德華異質結等新型微納加工場景，也為國內低維半導體、集成電路領域原創性科研突破提供穩定可靠的硬件支撐。