5月14日，臺積電在2026技術論壇上正式披露其AI算力基礎設施的“三層蛋糕"架構，即SoIC、CoWoS與COUPE光互連技術協同演進。
其中，COUPE作為核心突破，采用3D異質集成方式，將電子芯片與光子芯片通過SoIC工藝垂直堆疊，大幅縮短互連距離，降低電耦合損耗，顯著提升帶寬密度與功耗效率 。
據透露，全球shou款采用COUPE技術的200Gbps 微環調制器（Micro Ring Modulator, MRM）已于今年啟動量產，并已實現低于一億分之一的比特誤碼率。
今年4月，臺積電稱COUPE硅光整合平臺預計今年進入量產，成為推動共封裝光學（CPO）落地的關鍵里程碑。
臺積電先進技術業務開發處長袁立本指出，到2030年前，臺積電將通過400Gbps光調變器、多波長與多光纖陣列技術，將帶寬密度提升8倍至4TBps。他強調，相比傳統銅線，COUPE可使系統能效提升4倍、延遲降低10倍；若進一步與封裝平臺深度整合，能效甚至可提升至10倍，延遲降低20倍，成為未來AI數據中心的重要基礎技術。
1