圖源網(wǎng)絡(luò)，僅供展示交流

本文科準(zhǔn)測控小編圍繞Chiplet基本概念、封裝結(jié)構(gòu)、常見失效模式以及推拉力測試方法展開介紹，解析Die Shear芯片剪切、Micro Bump微凸點剪切、Cu Pillar銅柱剪切及Ball Shear焊球剪切等測試在Chiplet封裝可靠性驗證中的應(yīng)用。

一、Chiplet是什么？

Chiplet即“芯粒"或“小芯片"，是一種將大型芯片系統(tǒng)拆分為多個功能芯粒，再通過先進(jìn)封裝技術(shù)完成高密度集成的技術(shù)路線。

一套Chiplet系統(tǒng)可以分別配置：CPU計算芯粒；GPU或AI加速芯粒；I/O芯粒；存儲接口芯粒及其他專用功能芯粒。不同芯粒可以根據(jù)性能、面積和制造工藝采用不同制程，再通過封裝互連形成完整系統(tǒng)。

相比將所有功能集中在一顆大型Die上，Chiplet可以在芯片面積、制造良率、工藝組合以及產(chǎn)品迭代方面提供更多設(shè)計空間。

二、Chiplet常見封裝結(jié)構(gòu)

Chiplet根據(jù)芯粒數(shù)量、互連密度和系統(tǒng)架構(gòu)不同，可以采用多種集成形式。

主要連接層級包括：Chiplet Die → Micro Bump / Cu Pillar → Interposer / RDL → Package Substrate → BGA Ball，每一級連接的尺寸、材料和作用不同，對應(yīng)的失效位置和測試方法也存在差異。

1、Chiplet Die芯粒

Die是Chiplet封裝中的獨立功能芯粒。

多個Die可以平面排列，也可以進(jìn)行垂直堆疊，并通過基板、中介層或其他芯粒完成連接。

芯粒與載體之間可能采用：焊料連接；微凸點連接；膠黏連接；混合鍵合等方式。

2、Micro Bump微凸點

Micro Bump是2.5D、3D及部分Chiplet封裝中常見的微型互連結(jié)構(gòu)，主要實現(xiàn)芯粒與中介層、芯粒與芯粒之間的電氣及機械連接。

與傳統(tǒng)BGA焊球相比，Micro Bump尺寸更小、Pitch更密，對連接界面及測試定位提出更高要求。

3、Cu Pillar銅柱

Cu Pillar常用于Flip Chip及先進(jìn)封裝互連。

典型結(jié)構(gòu)通常包括：銅柱 + 焊料帽 + UBM/焊盤

銅柱具有較好的電流傳輸能力，同時可以控制凸點高度，因此在高密度芯片互連中應(yīng)用較多。

4、中介層與RDL

Chiplet之間可以通過硅中介層、玻璃中介層或RDL重布線層實現(xiàn)高密度信號互連。

其表面通常分布大量微型焊盤、凸點及金屬線路，因此除了互連點本身，還需要關(guān)注焊盤與RDL區(qū)域在機械加載后的完整性。

5、BGA焊球

完成內(nèi)部芯粒集成后，整個Chiplet封裝還可能通過BGA焊球與PCB連接。

這一層屬于封裝體與板級之間的連接，同樣需要評價焊球、焊盤及焊料界面的機械結(jié)合狀態(tài)。

三、Chiplet封裝常見失效模式及推拉力測試方法

1、芯粒結(jié)合界面失效——Die Shear芯片剪切測試

如果Chiplet Die與中介層、基板或其他載體之間的結(jié)合強度不足，可能出現(xiàn)：芯粒脫落；連接層開裂；界面分離；固晶材料破壞。

針對這一結(jié)構(gòu)，可以進(jìn)行Die Shear芯片剪切測試。

測試時固定樣品，將剪切刀移動到芯粒側(cè)面，在設(shè)定高度下沿水平方向加載，直至芯粒或連接界面發(fā)生破壞。

測試主要記錄：最大剪切力；剪切位移；力—位移曲線；斷裂位置。測試完成后還需要觀察殘留界面。

2、Micro Bump失效——微凸點剪切測試

Micro Bump尺寸較小，在熱循環(huán)及機械應(yīng)力作用下可能出現(xiàn)：焊料內(nèi)部斷裂；凸點與焊盤分離；UBM界面失效；焊盤剝離。

針對Micro Bump，可以采用微凸點剪切測試（Micro Bump Shear）。

測試時，微型剪切刀移動至目標(biāo)凸點附近，在規(guī)定高度水平加載，使凸點發(fā)生剪切破壞。

測試主要關(guān)注：最大剪切力；微凸點斷裂位置；焊盤殘留狀態(tài)；多個凸點測試數(shù)據(jù)的一致性。

3、Cu Pillar失效——銅柱剪切測試

Cu Pillar的潛在失效位置主要包括：銅柱本體；Cu/Solder連接區(qū)域；焊料帽；UBM；RDL焊盤。

通過Cu Pillar剪切測試，可以測量銅柱互連結(jié)構(gòu)發(fā)生破壞時的載荷，并根據(jù)斷裂位置分析連接界面狀態(tài)。

對于不同工藝方案，可以比較：銅柱尺寸；焊料體系；回流工藝；UBM結(jié)構(gòu)；對剪切強度和失效模式的影響。

銅柱剪切測試不僅用于測量強度，也可用于封裝工藝對比和異常分析。

4、焊球失效——Ball Shear焊球剪切測試

Chiplet封裝底部如果采用BGA焊球連接，在回流焊、溫度循環(huán)或板級機械載荷作用下可能出現(xiàn)：焊球裂紋；焊料界面分離；焊盤剝離；焊球脫落。

針對該結(jié)構(gòu)可以采用Ball Shear焊球剪切測試。

剪切刀移動至焊球側(cè)面靠近底部的位置，沿水平方向加載直至焊球發(fā)生失效。

測試主要記錄：最大焊球剪切力；力—位移變化；焊球斷裂位置；焊盤殘留形貌。

Ball Shear除了用于Chiplet，也廣泛應(yīng)用于BGA、CSP、WLP以及其他先進(jìn)封裝器件。

四、Alpha-W260推拉力測試機應(yīng)用

對于Chiplet先進(jìn)封裝，推拉力測試的目的并不是單純把芯粒或凸點“推掉"，而是利用失效載荷+斷裂位置分析具體連接界面。

科準(zhǔn)測控Alpha-W260自動推拉力測試機，可以根據(jù)Chiplet及先進(jìn)封裝樣品結(jié)構(gòu)匹配不同量程、刀具和夾具，用于芯片剪切、焊球剪切以及微型互連結(jié)構(gòu)剪切測試。

測試設(shè)備同步記錄：實時力值；最大失效力；位移；力—位移曲線。測試完成后再結(jié)合顯微觀察，對失效區(qū)域進(jìn)行分類。

以上就是科準(zhǔn)測控小編為您介紹的Chiplet封裝結(jié)構(gòu)、常見失效模式及推拉力測試方法。科準(zhǔn)測控Alpha-W260自動推拉力測試機可針對Chiplet、2.5D/3D、Flip Chip、WLP/CSP等先進(jìn)封裝器件，根據(jù)Die、Micro Bump、Cu Pillar及焊球等不同測試對象匹配相應(yīng)量程、剪切刀具和固定夾具，為芯片剪切、微型互連剪切及焊球剪切等機械可靠性測試提供數(shù)據(jù)支持。如果您也有相關(guān)測試需求，歡迎聯(lián)系我們，獲取免費的專業(yè)技術(shù)支持。