在半導體制造流程中，確保每一顆芯片在出廠前都具備良好的功能和性能，是保證產品質量和客戶滿意度的關鍵。其中CP測試（Circuit Probing Test，晶圓探針測試）是半導體制造流程中的關鍵環節，主要在晶圓（Wafer）階段對芯片進行電性能測試。

       CP測試是通過探針卡（Probe Card）將測試設備與晶圓上的每個芯片（Die）連接，對芯片的電路功能、參數（如電壓、電流、頻率、時序等）進行快速檢測，以篩選出合格芯片。由于測試是在晶圓級（Wafer Level）進行的，因此也被稱為晶圓測試（Wafer Sort 或 Wafer Testing）。

       在未進行劃片封裝的整片Wafer上，通過探針將裸露的芯片與測試機連接，從而進行的芯片測試就是CP測試。

       測試對象：整片晶圓上的所有芯片（Die）

       測試時機：晶圓制造完成（Front-End）后，封裝（Back-End）前

       測試目標：篩選出功能不良或參數超標的芯片，避免將壞芯片送入封裝環節，從而節省封裝成本并提高最終產品的良率。

       Wafer制作完成之后，由于工藝原因引入的各種制造缺陷，分布在Wafer上的裸DIE中會有一定量的殘次品。CP測試的目的就是在封裝前將這些殘次品找出來（Wafer Sort），從而提高出廠的良品率，縮減后續封測的成本。

       良率監控與分析：通過測試結果統計每片晶圓的良率（Yield），幫助制造部門分析工藝缺陷來源；識別晶圓上的“壞點"分布（如邊緣失效、中心失效等），優化制造流程。

       成本控制：封裝成本遠高于晶圓制造成本。若將不良芯片封裝，會造成巨大浪；CP測試可提前剔除壞芯片，僅對好芯片（Known Good Die, KGD）進行封裝，顯著降低整體成本。

       功能驗證：驗證芯片基本功能是否正常，如數字邏輯、模擬性能、存儲器讀寫、I/O接口等；檢測短路、開路、漏電等制造缺陷。

       參數測試（DC/AC Test）：供電電流（IDD/IDDQ）；輸入漏電流（IIH/IIL）；輸出驅動能力；時鐘頻率、建立/保持時間等時序參數；測量關鍵電氣參數。

       為后續測試提供數據支持：CP測試結果可用于FT（Final Test）階段的分級（Speed Binning）、修復（Repair）或調試。

       而且通常在芯片封裝時，有些管腳會被封裝在內部，導致有些功能無法在封裝后進行測試，只能在CP中測試。

       CP測試是半導體制造中“質量守門員"的角色，通過早期缺陷檢測、工藝優化和資源分檔，顯著提升生產效率、降低成本，并保障芯片性能與可靠性。隨著制程節點向更小尺寸演進（如2nm及以下），CP測試的精度和速度要求將進一步提升，成為芯片產業競爭力的關鍵環節。